chevron_left
chevron_right

Zentral im Flow mit Schaltplan, Layout und Simulation integriert

Bricht man das Design einer Leiterplatte auf seine beiden grundsätzlichen Funktionen herunter, dann geht es einerseits um das Erfassen und Dokumentieren der elektrischen Funktion über ein Schema. Andererseits ist im Layout alles so zu verdrahten, dass sich alle Vorgaben einhalten lassen und das Design produziert werden kann. Durch fortschreitende Miniaturisierung in der Elektronik und eine höhere Funktionsdichte sowie grössere Anforderungen an die Zuverlässigkeit einer Leiterplatte steigt die Anzahl der Designregeln exponentiell an. Gleichzeitig verkürzen sich die Entwicklungszeiten. So hat die effektive Verwaltung und Einhaltung aller Designregeln heute eine Schlüsselposition in der Leiterplattenentwicklung inne.

Als Cadence den Constraint Manager im Jahr 2000 als erste EDA-Firma einführte, standen die elektrischen Regeln im Vordergrund. Vor der Einführung gab es durch die unterschiedliche und doppeldeutige Verwendung von Begriffen und Masseinheiten durch Entwickler, Einkäufer, Layouter und durch die externe Fertigung oftmals Missverständnisse und damit fehlerhafte Designs. Durch die zentrale Verwaltung der Regeln wurden die Begriffe vereinheitlicht und es gab nur noch einen Ort für die Regeln (Single Source of Truth). Somit wurde die Verwendung von veralteten Regeln und Anweisungen ausgeschlossen und es gab keine Verwirrungen aufgrund unterschiedlicher Regelbezeichnungen mehr. Auch die Inkonsistenzen durch Änderungen zwischen dem Stromlaufplan, PCB Layout und anderen am PCB Flow beteiligten Werkzeugen ist damit ausgeschlossen. Alle Teammitglieder verwenden immer die gleichen Werte für dasselbe Objekt im Stromlaufplan und PCB Layout.

 

 

Anwendung hierarchischer Regelsätze

Aufgrund der vielen Vorteile ist Constraint Management heute ein Muss für professionelle PCB Design Software. Cadence hat diese Technologie seit der Einführung vor circa 20 Jahren Schritt für Schritt verbessert und perfektioniert. Im gleichen Masse, wie die Zahl der elektrischen Regeln stieg, erhöhte sich auch die Zahl der physikalischen Regeln. Mittlerweile werden alle Regeln im Constraint Manager verwaltet.

Für eine normale Leiterplatte mit einer CPU, Speicher und Schnittstellen kann die Anzahl der zu beachtenden Regeln schnell über 10’000 ansteigen. Im ersten Moment scheint diese Zahl der Regeln eher unübersichtlich. Um diese Zahl zu verwalten, werden hierarchische Regelsätze verwendet. So lassen sich in einem Regelsatz beispielsweise alle Parameter eines differentiellen Signals beschreiben. Anschliessend wird der Regelsatz auf alle Leitungen eines Datenbusses angewendet. So wurden in Sekunden alle Regeln an alle Netze zugewiesen. Durch die Hierarchie wird die Regel vom Datenbus auf alle untergeordneten Netze vererbt.

 

 

 

Regeln werden an der Spitze der Hierarchie einmal definiert

In gleicher Weise kann der Mindestabstand zwischen Leitungen und anderen Kupferelementen von 100 µm einmal für das ganze Design definiert werden und alle Busse, Netze und erweiterte Netze (Xnet) erben den gleichen Wert. Ist für die Stromversorgung aber ein grösserer Abstand erforderlich, so kann der vererbte Wert an den betroffenen Leitungen gezielt überschrieben werden. Für mehr Übersichtlichkeit werden die Werte überschriebener Standardregeln in blau gekennzeichnet.

 

 

pdf Downloaden um den ganzen Artikel lesen oder im  Polyscope ePaper lesen