Integrierte Schaltkreise stossen nunmehr an harte physikalische Grenzen, die das Mooresche Gesetz obsolet machen können. Halbleiterelemente auf einem komplexen IC können nur so klein und so eng zusammengefügt werden, bevor sie anfangen, sich gegenseitig zu stören und eventuell ihreFunktionalitäten dabei verlieren.
«Abgesehen von den grundlegenden physikalischen Grenzen für die Skalierung von Transistorelementen unter einigen Nanometern, gibt es erhebliche Herausforderungen hinsichtlich der Reduzierung der Verlustleistung und der Rechtfertigung der steigenden Kosten für die IC-Fertigung», sagte Professor Kaustav Banerjee von der UC Santa Barbara. Folglich würden genau die Geräte, auf die wir uns wegen ihrer ständig verbesserten Leistung und Vielseitigkeit verlassen –Computer,Smartphones, internetfähige Geräte –ebenfalls an eine Grenze stossen, meinte er.
2D-Materialien mit 3D-Integrationspraktiken kombinieren
Aber laut Banerjee, einem der weltweit führenden wissenschaftlichen Köpfe auf dem Gebiet der Nanoelektronik, gibt es eine Möglichkeit, das Mooresche Gesetz auf unbestimmte Zeit aufrechtzuerhalten, indem man relativ neue und vielversprechende zweidimensionale (2D) Materialien nutzt und sie mit monolithischen 3D (M3D)-Integrationspraktiken kombiniert. Das ergibt ultra-kompakte und dennoch hochleistungsfähige elektronische Chips, die dann die Herausforderungen an die herkömmlichen integrierten Schaltkreise bewältigen könnten.
Während Banerjee diese Idee erstmals in einem visionären Artikel im Jahr 2014 erläuterte, wurden vor Kurzem im «IEEE Journal der Electron Devices Society» ausführlichere Untersuchungen zur Bewertung dieser Technologie aus seinem Nanoelectronics Research Lab veröffentlicht.
Beispiellose Vorteile
«Zweidimensionale Materialien können in ihrer Einschichtenform mit einer Dicke im atomaren Massstab stabil sein -0,5 nm oder 5Angströmfür Graphen (ein Leiter), Hexagonal-Bornitrid (ein Isolator) und etwa 6,5 Angström für 2D-Übergangsmetall-Dichalcogenide (Halbleiter), wie etwa Molybdändisulfid (MoS2)oderWolfram-Disulfid/Diselenid(WS2/ WSe2),» so Banerjee.
«Darüber hinaus bieten sie aufgrund ihres Schichtaufbaus relativ fehlerfreie, makellose Oberflächen und sind in der Ebene ausgezeichnete Wärmeleiter.Allediese Eigenschaften, zusammen mit der Möglichkeit,dies Materialien direkt auf vorgefertigten Bauelementen zu synthetisieren, bieten beispiellose Vorteile gegenüber herkömmlichen 3D-ICs, die bereits auf dem Markt sind, oder mit Hinblickauf dieM3D-Integrationmitherkömmlichen elektronischen Materialien.»
Vorteile der 2D-Materialien
Laut der Studie der Banerjee-Gruppe gibt es eineGrenze,wiedünnkonventionelleHalbleitermaterialiengefertigtwerdenkönnen,bevor ihreerwünschten elektronischen Eigenschaften langsam verschwinden.
«Die Dickenskalierung herkömmlicher Halbleitermaterialien, wie zum Beispiel Si, wirdunterhalb von einigen Nanometern aufgrund der schnellen Verschlechterung ihrer Mobilität, die durch die Zunahme derElektronenstreuungaufgrundderOberflächenrauheit verursacht wird, zu einer Herausforderung», sagte Banerjee. «Tatsächlich sind konventionelle Materialien wie Si oder Ge unterhalb von rund 1nmmöglicherweise thermodynamisch nicht stabil.»
«Andererseits sind atomar dünne und stabile2D-MaterialienwieGraphen,hexagonales Bornitrid(h-BN)undÜbergangsmetall-Dichalcogenide (MoS2, WS2, WSe2 usw.) in Bezug auf die Dicke sehr platzsparend.»
Immunität gegen Oberflächendefekte
Darüber hinaus weisen die 2D-Halbleiter,laut Forschungsbericht, aufgrund ihrer geschichteten Natur und der makellosen Grenzflächen eine relativ hohe Mobilität und Immunität gegen Oberflächendefekte auf.Ausserdem sind 2D-Materialien in der Regel viel flexibler als ihrekonventionellen Gegenstücke, was sie für modernste Elektronikanwendungen, wie zum BeispielflexibleDisplays,besondersvorteilhaft macht.
Gestapelte2D-MaterialienkönnenimGegensatz zu ihren gestapelten 3D-Pendants auch die Signalverzögerungen zwischen den einzelnen EbenenunddenthermischenWiderstandminimierenundeinemöglicheÜberhitzungmindern. Durch die Auswahl bestimmter 2D-Materialien und deren Stapelung spart das monolithische 3D-Element auf dem Chip nicht nur kostbaren Platz,sondernlässtaucheineKonfigurationauf derGrundlagederkombiniertenelektronischen Eigenschaften der Materialien zu.
Verbesserte Wärmeableitung
Aufgrund der atomar dünnen vertikalen Dimensionen der 2D-Materialien und der sorgfältigentworfenen Inter-Tier-Elektrostatik mit einer Abschirmschicht aus Graphen, die auch eineverbesserteWärmeableitungbietet,kann beispielsweise eine aggressive Skalierung der Schichtdicke bis hinunter zu sub-μm erreicht werden», meint Banerjee.
«Eine solche Skalierung ermöglicht eine über10-fachhöhereIntegrationsdichteimVergleichzurkonventionellen3D-Integrationund eine über 150 Prozent höhereIntegrationsdichte imVergleich zur konventionellenM3DIntegration –mit viel Raum für weitereVerbesserungen.»
«Sokönnen2D-Materialiendazubeitragen, die ultimative Dichteskalierung integrierter Elektronik zu realisieren –sowohl lateral als auch vertikal –was eine beispiellose Ärader Innovation und des wirtschaftlichen Wachstums für die weltweite Halbleiterindustrie einleiten kann», fügte er hinzu.
Ausblick auf die Fertigung
Wie bei vielen Innovationen, die das Potenzial haben, sich zu Mainstream-Technologien zu entwickeln, gibt es Herausforderungen, die es zu berücksichtigen gilt, um den Wegzu ihrer Serienproduktion zu ebnen. Bei monolithischen3D-ElementenbestehtdieHerausforderung darin, diese Komponenten bei relativ niedrigenTemperaturen(unter500 °C)herzustellen, um Beeinträchtigungen und Schäden an vorgefertigten Elementen in den unteren Ebenen zu vermeiden (elektromagnetische Interferenzen und Wärmeableitung).
2D-Materialien auf Wafern synthetisieren
Im vergangenen Jahr demonstrierte Banerjees Gruppe ein CMOS-kompatibles Graphensyntheseverfahren, das im Wesentlichen die transferfreie Graphensynthese bei niedrigen Temperaturen löste. Ähnliche Bemühungen laufen in seinem Labor,umandere2D-Materialien bei niedrigen Temperaturen direkt auf Wafern zu synthetisieren.
«Zusätzlich istein sorgfältiges Design erforderlich, um dieerzeugtenelektromagnetischenWellen elektrisch abzuschirmen,damit sienicht den Betrieb von Schaltungen auf benachbartenodernahegelegenenEbenenbeeinträchtigen», sagte Junkai Jiang, der Autor desArtikels undkürzlich promovierter Elektro- und Computerexperte aus Banerjees Labor.
Die Forscher stellten weiterhin fest, dass mit einer dünnen Abschirmschicht aus Graphen zwischen den Ebenen (vorzugsweise dotiert, um die elektromagnetische Abschirmwirkung zu verstärken) Störungen selbst dann verhindert werden können, wenn die vertikalen Schichten verkleinert werden.
Im Hinblick auf die Wärmeableitung ist die Materialdünne selbst förderlich, damit die Wärme von dicht gepackten, gestapelten Komponenten effizient abgeleitet werden kann. Kamyar Parto, ein Mitverfasser der Studie und Mitglied des Labors von Banerjee, meinte, dass «die 2D-Materialien eine viel höhere Wärmeleitfähigkeit in der Ebene im Vergleich zu dünneren konventionellen Materialien wie Silizium haben, was zu einem schnellen seitlichen Wärmetransport beiträgt und dadurch die Risiken einer Hot-Spot-Bildung verringert.»
«Letztendlich stellen wir uns heterogen integrierte Elemente und Technologien vor,die sich durch 2D-Materialien realisieren lassen. Das Ergebnis sind dann die weltweithöchsten und dichtesten ‹Chip-Städte› mit beispielloser Leistung, Speicherkapazität und Energieeffizienz», fügte er hinzu.
Infoservice
UC Santa Barbara
Santa Barbara,CA 93106, USA
(805) 893-8000
