Nichtflüchtige Logik-im-Speicher- Technologie
Ein Vortrag der Tohoku University ist ein gutes Beispiel dafür, dass man handfeste Vorteile beim Systementwurf vor allen Dingen auch dann erzielen kann, wenn Schaltungsentwicklung und Prozesstechnologie holistisch betrachtet und gehandhabt werden. Ein herkömmlicher CMOS-Logikchip hat «globale» Verbindungen zwischen den Logikgates und den flüchtigen Speichermodulen, um den Datenaustausch zu bewerkstelligen. Die relativ langen Verbindungen beeinträchtigen jedoch die Gesamtperformance des Chips, während die flüchtigen Speicher permanent Stand-by-Power benötigen.
Die Tohoku-Forscher stellten als Problemlösung eine dreidimensionale Architektur vor, die nichtflüchtige MTJs (Magnetic Tunnel Junctions) als Speicherelemente verwendet, um die Geschwindigkeit und Zuverlässigkeit grösserer CMOS-Logik-ICs zu verbessern und den Stromverbrauch zu senken. Die MTJs (Bild 1) sind schnelle, hochkomplexe und nichtflüchtige Speicher. Die Forscher integrierten sie mit entsprechender CMOS-Logik in einer 3D-Anordnung und nennen ihre Schaltungsarchitektur «nonvolatile Logic-in-Memory-Technology». Sie demonstrierten ihre Architektur mit einem NV-FPGA, einem dreifachen CAM-Speicher (TCAM) und einem Mikrocontroller.
Mit dieser Architektur wurden die üblichen langen Verbindungsleitungen zwischen Logik und Speicher eliminiert. Und da MTJs schnell und nichtflüchtig sind, könnte diese Technologie für besonders schnelle Applikationen mit sehr geringem Leistungsbedarf von Vorteil sein.
Ein-Photon-CMOS-Bildsensoren
Ein Ein-Photon kann man sich als ein Partikel vorstellen, dass ein Quantum oder eine Einheit der Lichtenergie darstellt. Ein-Photon-Festkörperdetektoren verwendet man für Untersuchungen in der Medizin, Robotik und Sicherheit, wo die Entdeckung eines einzelnen Photons sowie seine Fortbewegungszeit besonders wichtig sind.
Während der IEDM-Konferenz stellte Edoardo Charbon von der Delft University of Technology, einer der führenden Experten in diesem Fachbereich, die Kerntechnologie vor, und zwar ging es um SPADs (Single-Photon-Avalanche-Diodes). Ein SPAD ist im Prinzip ein p-n-Übergang, der über die Durchbruchsspannung hinaus vorgespannt ist und im sogenannten Geiger-Modus arbeitet. Wird ein Photon durch den Übergang absorbiert, erzeugt es einen Avalanche-Strom, der anschliessend durch entsprechende Schaltungen verstärkt wird. Charbon diskutierte während seiner Präsentation sowohl planare als auch 3D-Schaltungsarchitekturen, die kompakte SPAD-basierte Bildsensoren hoher Performance realisieren und die sich mit CMOS-Schaltungen integrieren lassen.
FinFETs formen sich durch direkte Selbstassemblierung
In der Fertigung von FinFET-Komponenten ist die Formung von hochdichten Finnen-Formationen ein sehr kritischer Aspekt des Verfahrens. Wenn man davon ausgeht, dass ein Bauelement aus einer Anordnung von Finnen besteht, dann muss jede Finne nahezu identisch sein, um Abstriche in der Performance durch geometrische Varianten zu vermeiden.
Deshalb müssen die Techniken für die Anordnung der Finnen so präzise sein, dass eine hohe strukturelle Präzision erreichbar ist. Forscher von IBM stellten eine gesteuerte Selbstassemblierung mit Block-Copolymere (BCP) und der 193-nm-Immersion-Lithografie (193i) vor, die als ein gangbarer Weg zur Herstellung von Finnen für FinFETs über den 10-nm-Node hinaus angesehen wird (Bild 2).
Im Wesentlichen wurde auf einer chemisch neutralen Oberfläche eine topografische Vorlagenstruktur erzeugt, wobei das BCP durch die Seitenwälle der Vorlagen eingegrenzt wurde. Elektrische Daten, die durch die Finnen mit ihrem 29-nm-Abstand erzeugt wurden, zeigen eine gute Uniformität sowie keine Anzeichen für grössere Variationen bei den kritischen Abmessungen.
Nanodraht-Transistoren mit Dual-Kanälen
Transistoren auf der Basis von Nanodrähten werden hinsichtlich einer Skalierung als bessere Lösung gegenüber FinFETs und völlig verarmten SOI-CMOS-Technologien angesehen. In einem Vortrag von CEA-LETI beschrieben Experten die erfolgreiche Integration von Dual-Kanälen (Silizium und SiGe) in CMOS-Nanobauelementen hoher Performance, die neueste SOI-Nanodrähte übertreffen.
Die Bauelemente verfügen über einachsig zusammengepresste SiGe-FETs, deren Gates wie der griechische Buchstabe Omega geformt sind, um die Elektrostatik im Ka- nal zu kontrollieren. Sie wurden in einem voll CMOS-SOI-kompatiblen Prozess mit Silizium-NFETs co-integriert. Der CMOS- Nanodraht-Transistor weist einen Durchmesser von 12 nm und eine Gatelänge von 15 nm auf (Bild 3).
Die Abmessungen der Bauelemente wurden zu Gatelängen von Sub 15 nm konfiguriert, wobei die Breite der Nanodrähte bis auf 7 nm hinunterging. Ringoszillatoren als Testschaltungen mit 80 Stufen demonstrierten gegenüber der Silizium-Konkurrenz eine 50-prozentige Reduzierung der Verzögerungszeiten. Ein Dual-Kanal-Konzept für die Nanodraht-Technologie scheint also Erfolg versprechend.
SiGe-PMOS-FinFETs mit mehr als 50 Prozent Ge-Inhalt
Für den 10-nm-Technologie-Node und darunter sind «Strained» SiGe-FinFETs wegen ihrer exzellenten Elektrostatik und ihrer integrierten einachsigen Kompression als PMOS-Technologie von besonderem Interesse. Während SiGe-FinFETs mit moderatem Ge-Inhalt entsprechend klassifiziert sind, besteht Informationsbedarf über FinFETs mit hohem Ge-Inhalt. Und nur wenige Daten existieren über entspanntes oder gestrecktes, pures Ge.
Zum allerersten Mal gaben IBM-Forscher Details über CMOS-kompatible SiGe-PMOS-FinFETs bekannt, die mehr als 50 Prozent Ge aufweisen. Diese Bauelemente zeigen extrem schmale Finnen – bis zu 3,3 nm –, wodurch man bei Strom sparenden Applikationen eine besonders gute Kurzkanalsteuerung erhält. Festgestellt wurden beste Spezifikationen, wie zum Beispiel ein Ion = 0,42 mA/μm und ein Ioff = 100 nA/μm bei Sub-20-nm-PMOS-FinFETs an 0,5 V.
Burgartiges Gate bietet THz-Schaltgeschwindigkeiten
HF-Schaltkomponenten sind in zahlreichen Applikationen von besonderer Bedeutung. Man denke nur an Phased-Array-Radaranlagen, Sensoren mit Multifunktionen sowie Wireless-Komponenten in Handys und in der Konsumelektronik.
Experten von Northern Grumman präsentierten eine ganz spezielle FET-Struktur, die auf einer AlGaN/GaN-Superlattice-Epitaxialschicht basiert, die mit einer dreidimensionalen, burgartigen Gatestruktur kombiniert ist. Man erzielte mit dieser Kombination rekordverdächtige Werte für den Strom, den Durchlasswiderstand und die Aus-Kapa- zität – alles ideale Voraussetzungen für HF-Schaltpplikationen.
Die Supergitterkonstruktion erzeugt mehrere parallele Stromkanäle zwischen Source und Drain und senkt damit sowohl den Durchlasswiderstand als auch die Einfügungsdämpfung des Schalters. Die Aus-Kapazität ist mit der eines herkömmlichen HEMT vergleichbar. Die HF-Schaltperformance konnte mit diesen Spezifikationen wesentlich verbessert werden: Die Grenzfrequenz betrug nunmehr 2,1 THz und der maximale Treiberstrom erreichte mehr als 2,7 A/mm.
Vollintegrierter 27-nm-16-GBit-ReRAM schreibt mit 133 MByte/s
ReRAMs (resistive RAM) sind aussichtsreiche Kandidaten für zukünftige nichtflüchtige Speicherapplikationen. Forscher von Micron Technology stellten während der Konferenz ei- nen nichtflüchtigen «Copper-Filament»-16-GBit-ReRAM-Chip mit einer Zellenstruktur von 6F2 vor (Bild 4), der in einem 27-nm-Prozess hergestellt wurde. Der Chip erzielt hervorragende Schreib-/Lese-Werte mit 133 bzw. 666 MByte/s.
Während bereits früher hochkomplexe ReRAM-Zellen vorgestellt wurden, ist der neue ReRAM von Micron die erste integrierte Schaltung, die die erfolgreiche Integration von verschiedenen Elementen demonstriert, die für die Serienproduktion dieser Speicher notwendig sind: Eine 1-Transistor-/1-Zelle-Architektur sowie spezielle, selbstabgleichende Kontakte, die keine Lithografie benötigen.
