Inzwischen verfügen viele Bauteile über JTAG (IEEE Std. 1149.1) Boundary Scan-Register (BSRs), die sich für einen Testzugang in Digital- und Mixed-Signal-Designs verwenden lassen. Trotzdem gibt es immer noch eine erhebliche Anzahl von Mikroprozessoren und DSP mit unzureichenden oder sogar ganz ohne Boundary Scan-Testregister. Für die Testingenieure ist dies frustrierend, da sie alternative Methoden für den Test des Prozessors und/oder der zugehörigen Cluster/Peripherie benötigen.
Die CoreCommander-Routinen sind ideal für die Fehlerdiagnose beim Debugging oder der Reparatur von Baugruppen mit derartigen `toten Kernels`, da kein On-Board-Code zum Auslesen und Beschreiben des Speichers erforderlich ist. Die CoreCommander Funktionen ermöglichen zudem einen Produktionstest von Bauteilen ohne Boundary Scan-Unterstützung und erhöhen so die Fehlerabdeckung. Da CoreCommander Python-basierend ist, ergänzt es perfekt das Produkt Script von JTAG Technologies. Es erlaubt einen Zugang zu analogen Bauteilen wie ADCs und DACs sowie einen synchronisierten Test von Bauteilen mit vollständiger Boundary-Scan-Unterstützung.
Beispiele werden mitgeliefert, mit denen der Anwender RAM-Tests oder Flash-Speicher-Programmierfunktionen über Core-Operationen erstellen kann.
Steuerung von MicroCores für Test & Debugging
Partnerlinks
