Die MAC- und PCS+PMA-IP-Cores sind kompatibel zum Standard IEEE 802.3ba-2010 und reduzieren die Design-Komplexität für Kunden, die 40-GbE- oder 100-GbE-Verbindungen mit Stratix IV- oder Stratix V-FPGAs von Altera implementieren. Die Cores sind optimiert für die Integration mit den Entwicklungskits von Altera und der Quartus II-Software Version 12.0.
Mit den neuen IP-Funktionen ermöglicht Altera den vollen Durchsatz für 40 GbE/100 GbE-Systeme, bei hoher Design-Abstraktion und -Produktivität für FPGA-Entwickler. Die MAC- und PHY-IP-Cores bieten ein Interface, bestehend aus einem Datenpaket-Kanal, das zur Vorgängergeneration von Ethernet-Systemen kompatibel ist. Die Cores werden von den Stratix V GT- und Stratix V GX-FPGAs mit integrierten Transceivern mit Datenraten von bis zu 28,05 GBit/s bzw. 14,1 GBit/s unterstützt. Außerdem werden die IP-Cores von den Stratix IV GT-FPGAs mit Transceivern, die eine Datenrate von 11,3 Gbit/s bieten, unterstützt. Die Stratix-FPGAs kombinieren hohe Komplexität, hohe Geschwindigkeit und umfangreiche Features für die Integration umfangreicher Funktionalität bei maximaler Bandbreite.
Die 40-GbE- und 100-GbE-Cores von Altera stehen zum Herunterladen zur Verfügung. Die Cores sind kompatibel mit der Quartus II-Software Version 12.0.
