Mit der Auslieferung der Cyclone V-Familie komplettiert Altera die Verfügbarkeit seines 28-nm-Portfolios, das ein weites Spektrum unterschiedlichster Kundenanforderungen abdeckt. Die Cyclone V-Familie basiert auf dem 28LP (Low Power)-Prozess von TSMC mit geringster Leistungsaufnahme, geringsten Kosten und optimierte Performance für hoch volumige, kostensensitive Anwendungen. Die Familie bietet eine um bis zu 40 % geringere Gesamt-Leistungsaufnahme und bis zu 30 Prozent geringere statische Leistungsaufnahme als die Vorgänger-Generation. Die Cyclone V-FPGAs habe zudem Strom sparende serielle Transceiver mit nur 88 mW je Kanal bei 5 Gbit/s.
Ausserdem liefern sie eine Performance von mehr als 4000 MIPS bei unter 1,8 W. Darüber hinaus sind vielfältige Hard-IP-Blöcke integriert, wie Speicher-Controller für 400-MHz-DDR3 oder Hard-IP für PCI Express Gen2. Um die IP zu schützen, bieten die Bausteine 256-bit-Verschlüsselung gemäss dem Advanced Encryption Standard (AES) mit flüchtigen und nichtflüchtigen Schlüsseln.
Die Cyclone V-FPGAs
Für Anwendungen wie Protokoll-Switching, Motorsteuerungen, Rundfunktechnik oder Handheld-Geräte, wo geringe Leistungsaufnahme und reduzierter Platzbedarf kritisch sind, sind die Cyclone V-FPGAs ideal. Die Familie besteht aus sechs Varianten, je nach Design-Anforderungen: E für reine Logik, GX mit 3,125-GBit/s-Transceivern, GT mit 5-Gbit/s-Transceivern sowie den entsprechenden Varianten SE, SX und ST mit integriertem Dual-Core-ARM-HPS (Hard Processor System).
